晶圓
單管
模塊
「技術(shù)介紹」提高SiC Trench MOSFET可靠性的一種制備方法
第三代半導(dǎo)體材料SiC（碳化硅）是由碳元素和硅元素穩(wěn)定結(jié)合而成的晶體，具有寬禁帶、高熱導(dǎo)率、高載流子飽和遷移率等優(yōu)越性能，在高功率、高頻率、高電壓等領(lǐng)域有著獨(dú)特優(yōu)勢(shì)及廣泛前景。SiC材料本身具有的這些優(yōu)勢(shì)使得SiC功率器件能夠在目前大部分的功率器件應(yīng)用范圍內(nèi)展現(xiàn)出足以取代Si基功率器件的潛力。
目前，SiC功率器件已經(jīng)在650V～1200V電壓等級(jí)的區(qū)間占有了一部分市場(chǎng)。其中SiC Trench MOSFET器件憑借導(dǎo)通電阻小、元胞密度大等優(yōu)勢(shì)成為SiC功率器件的研究熱點(diǎn)之一。但由于溝槽的引入導(dǎo)致在柵氧化層拐角處容易集中極大電場(chǎng)，使柵氧化層被擊穿，存在可靠性問題。因此本領(lǐng)域需一種新的SiC Trench MOSFET器件及其制備方法，以有效地保護(hù)溝槽底部的柵氧化層，提高器件的可靠性。
為解決上述現(xiàn)有技術(shù)中柵氧化層拐角處容易集中電場(chǎng)造成柵氧化層被擊穿的不足，芯達(dá)茂設(shè)計(jì)了一種SiC Trench MOSFET器件制備方法。芯達(dá)茂采取多次不同角度不同濃度的斜注入方式，會(huì)形成如示意圖1中溝槽兩個(gè)底角被P離子區(qū)所包圍且側(cè)面有一段N型離子區(qū)的結(jié)構(gòu)。再按正常SiC Trench MOSFET器件制備工藝，繼續(xù)作業(yè)，最終形成結(jié)構(gòu)如圖2所示，可見溝槽底部?jī)蓚€(gè)角已被P型離子區(qū)所包圍，該離子區(qū)可降低底角處的電場(chǎng)從而起到保護(hù)作用。
△圖1
△圖2
芯達(dá)茂已使用仿真軟件進(jìn)行仿真，并與傳統(tǒng)SiC Trench MOSFET結(jié)構(gòu)進(jìn)行對(duì)比，如圖3。
△圖3
上面是有做底角保護(hù)的結(jié)構(gòu)下面是傳統(tǒng)結(jié)構(gòu)，經(jīng)過對(duì)比BVDSS（>1200V）新結(jié)構(gòu)擊穿電壓更佳，如圖4所示。
△圖4
結(jié)構(gòu)仿真后有進(jìn)行電場(chǎng)強(qiáng)度分析，確認(rèn)底角有P離子區(qū)保護(hù)的結(jié)構(gòu)電場(chǎng)強(qiáng)度有明顯的降低。并且通過提高保護(hù)層的P離子濃度可以進(jìn)一步降低底角電場(chǎng)強(qiáng)度從而達(dá)到更好的保護(hù)作用，如圖5所示。
△圖5
bailf@xindamao.com.cn
0592-5738967
「技術(shù)介紹」提高SiC Trench MOSFET可靠性的一種制備方法
第三代半導(dǎo)體材料SiC（碳化硅）是由碳元素和硅元素穩(wěn)定結(jié)合而成的晶體，具有寬禁帶、高熱導(dǎo)率、高載流子飽和遷移率等優(yōu)越性能，在高功率、高頻率、高電壓等領(lǐng)域有著獨(dú)特優(yōu)勢(shì)及廣泛前景。SiC材料本身具有的這些優(yōu)勢(shì)使得SiC功率器件能夠在目前大部分的功率器件應(yīng)用范圍內(nèi)展現(xiàn)出足以取代Si基功率器件的潛力。
目前，SiC功率器件已經(jīng)在650V～1200V電壓等級(jí)的區(qū)間占有了一部分市場(chǎng)。其中SiC Trench MOSFET器件憑借導(dǎo)通電阻小、元胞密度大等優(yōu)勢(shì)成為SiC功率器件的研究熱點(diǎn)之一。但由于溝槽的引入導(dǎo)致在柵氧化層拐角處容易集中極大電場(chǎng)，使柵氧化層被擊穿，存在可靠性問題。因此本領(lǐng)域需一種新的SiC Trench MOSFET器件及其制備方法，以有效地保護(hù)溝槽底部的柵氧化層，提高器件的可靠性。
為解決上述現(xiàn)有技術(shù)中柵氧化層拐角處容易集中電場(chǎng)造成柵氧化層被擊穿的不足，芯達(dá)茂設(shè)計(jì)了一種SiC Trench MOSFET器件制備方法。芯達(dá)茂采取多次不同角度不同濃度的斜注入方式，會(huì)形成如示意圖1中溝槽兩個(gè)底角被P離子區(qū)所包圍且側(cè)面有一段N型離子區(qū)的結(jié)構(gòu)。再按正常SiC Trench MOSFET器件制備工藝，繼續(xù)作業(yè)，最終形成結(jié)構(gòu)如圖2所示，可見溝槽底部?jī)蓚€(gè)角已被P型離子區(qū)所包圍，該離子區(qū)可降低底角處的電場(chǎng)從而起到保護(hù)作用。
△圖1
△圖2
芯達(dá)茂已使用仿真軟件進(jìn)行仿真，并與傳統(tǒng)SiC Trench MOSFET結(jié)構(gòu)進(jìn)行對(duì)比，如圖3。
△圖3
上面是有做底角保護(hù)的結(jié)構(gòu)下面是傳統(tǒng)結(jié)構(gòu)，經(jīng)過對(duì)比BVDSS（>1200V）新結(jié)構(gòu)擊穿電壓更佳，如圖4所示。
△圖4
結(jié)構(gòu)仿真后有進(jìn)行電場(chǎng)強(qiáng)度分析，確認(rèn)底角有P離子區(qū)保護(hù)的結(jié)構(gòu)電場(chǎng)強(qiáng)度有明顯的降低。并且通過提高保護(hù)層的P離子濃度可以進(jìn)一步降低底角電場(chǎng)強(qiáng)度從而達(dá)到更好的保護(hù)作用，如圖5所示。
△圖5